]> AND Private Git Repository - interreg4.git/blob - pdsec2010/images/IACA.fig
Logo AND Algorithmique Numérique Distribuée

Private GIT Repository
Adding the camera-ready version.
[interreg4.git] / pdsec2010 / images / IACA.fig
1 #FIG 3.2  Produced by xfig version 3.2.5b
2 Landscape
3 Center
4 Inches
5 Letter  
6 100.00
7 Single
8 -2
9 1200 2
10 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
11         2 1 3.00 23.21 46.42
12          2691 1823 2835 1388
13 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
14         2 1 3.00 23.21 46.42
15          2925 1425 3185 1794
16 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
17         2 1 3.00 23.21 46.42
18          3822 1388 4026 1794
19 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
20         2 1 3.00 23.21 46.42
21          3707 1823 3968 1388
22 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
23         2 1 3.00 23.21 46.42
24          4350 1800 4461 1388
25 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
26         2 1 3.00 23.21 46.42
27          4809 1388 5042 1823
28 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
29         2 1 3.00 23.21 46.42
30          6000 1425 6232 1794
31 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
32         2 1 3.00 23.21 46.42
33          6225 1800 6318 1388
34 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
35         2 1 3.00 23.21 46.42
36          5303 1823 5448 1388
37 2 1 1 1 0 7 50 0 -1 4.000 0 0 -1 0 0 2
38          6588 1396 7532 1396
39 2 1 1 1 0 7 50 0 -1 4.000 0 0 -1 0 0 2
40          7001 1810 7532 1810
41 2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
42         2 1 2.00 47.08 94.16
43          1176 2691 7766 2691
44 2 2 0 1 0 7 50 0 17 0.000 0 0 -1 0 0 5
45          1500 1810 2704 1810 2704 2325 1500 2325 1500 1810
46 2 2 0 1 0 7 50 0 12 0.000 0 0 -1 0 0 5
47          2700 1810 3704 1810 3704 2325 2700 2325 2700 1810
48 2 2 0 1 0 7 50 0 10 0.000 0 0 -1 0 0 5
49          6225 1810 7001 1810 7001 2325 6225 2325 6225 1810
50 2 2 0 1 0 7 50 0 15 0.000 0 0 -1 0 0 5
51          3675 1810 4350 1810 4350 2325 3675 2325 3675 1810
52 2 1 1 1 0 7 50 0 -1 4.000 0 0 -1 0 0 2
53          7001 2325 7532 2325
54 2 2 0 1 0 7 50 0 14 0.000 0 0 -1 0 0 5
55          5325 1810 6225 1810 6225 2325 5325 2325 5325 1810
56 2 2 0 1 0 7 50 0 8 0.000 0 0 -1 0 0 5
57          4800 900 6000 900 6000 1396 4800 1396 4800 900
58 2 2 0 1 0 7 50 0 8 0.000 0 0 -1 0 0 5
59          4350 1810 5325 1810 5325 2325 4350 2325 4350 1810
60 2 2 0 1 0 7 50 0 17 0.000 0 0 -1 0 0 5
61          1485 900 2925 900 2925 1396 1485 1396 1485 900
62 2 2 0 1 0 7 50 0 14 0.000 0 0 -1 0 0 5
63          6000 900 6675 900 6675 1396 6000 1396 6000 900
64 2 1 1 1 0 7 50 0 -1 4.000 0 0 -1 0 0 2
65          6663 900 7547 900
66 2 2 0 1 0 7 50 0 15 0.000 0 0 -1 0 0 5
67          3825 900 4800 900 4800 1396 3825 1396 3825 900
68 2 2 0 1 0 7 50 0 12 0.000 0 0 -1 0 0 5
69          2925 900 3825 900 3825 1396 2925 1396 2925 900
70 4 0 0 50 0 18 12 0.0000 4 150 465 527 2751 Time\001
71 4 0 0 50 0 18 12 0.0000 4 150 525 2999 2163 Iter. 2\001
72 4 0 0 50 0 18 12 0.0000 4 150 525 3764 2163 Iter. 3\001
73 4 0 0 50 0 18 12 0.0000 4 150 525 4529 2163 Iter. 4\001
74 4 0 0 50 0 18 12 0.0000 4 150 525 5530 2163 Iter. 5\001
75 4 0 0 50 0 18 12 0.0000 4 150 525 6355 2163 Iter. 6\001
76 4 0 0 50 0 18 12 0.0000 4 150 525 1950 1200 Iter. 1\001
77 4 0 0 50 0 18 12 0.0000 4 150 525 3150 1200 Iter. 2\001
78 4 0 0 50 0 18 12 0.0000 4 150 525 4050 1200 Iter. 3\001
79 4 0 0 50 0 18 12 0.0000 4 150 525 5175 1200 Iter. 4\001
80 4 0 0 50 0 18 12 0.0000 4 150 525 1875 2175 Iter. 1\001
81 4 0 0 50 0 18 12 0.0000 4 150 1110 225 2175 Processor 2\001
82 4 0 0 50 0 18 12 0.0000 4 150 1110 225 1200 Processor 1\001
83 4 0 0 50 0 18 12 0.0000 4 150 525 6075 1200 Iter. 5\001